Micro clase presentación sobre el tema PLC

Sistemas digitales

1. DISPOSITIVO LÓGICO
PROGRAMABLE Presentado por:
Jean Cisneros
Andreina Marquez
Cleyberth Villarroel
Gabriel Diaz

2. Es un circuito integrado que permite al
diseñador configurar su comportamiento
lógico para realizar funciones específicas.
Un PLD está formado por una matriz de
compuertas AND y puertas OR, que se
pueden programar para conseguir
funciones lógicas específicas.
¿Qué es un pld?

3. usos Sustitución de circuitos logicos
discretos.
Implementación de lógica
personalizada.
Prototipado rápido y validación de
diseños.
Integración de funciones complejas.

4. APLICACIONESControladores lógicos industriales. Electrónica de consumo. Comunicaciones. Procesamiento digital de señales. Sistemas embebidos y robótica. Educación y prototipado.

5. PLD vs ASIC ¿QUÉ ES UN ASIC?
Un ASIC (Circuito Integrado de Aplicación
Específica) es un chip personalizado
diseñado y fabricado desde cero para
realizar una única función o tarea específica
con la máxima eficiencia posible, a diferencia
de los chips de propósito general (como las
CPUs), que pueden realizar múltiples
funciones pero de manera menos
optimizada.

6. CARacterísticas PLD ASIC
Definición
Circuito integrado genérico que puede
programarse para implementar
diferentes funciones lógicas.
Circuito integrado diseñado a medida
para una aplicación específica.
Flexibilidad
Alta: se puede reprogramar y adaptar a
distintos proyectos.
Muy baja: una vez fabricado, no se puede
modificar.
Complejidad de diseño
Baja a media
(lógica sencilla o moderada)
Alta
(puede integrar millones de transistores
y funciones complejas)
Tiempo de desarrollo
Corto, basta con programar el
dispositivo.
Largo, implica fases de diseño,
verificación y fabricación.
Consumo electríco
Alto, porque no está optimizado al
máximo.
Bajo, gracias a su diseño específico.
Rendimiento
Menor en comparación con ASIC, por su
naturaleza genérica.
Muy alto: optimizado para velocidad,
consumo y área.
COMPARATIVA

7. PLD FRENTE PLC
PLC (Controlador Lógico Programable)
¿QUÉ ES?
Es un dispositivo electrónico usado principalmente en
automatización industrial. Se programa para controlar
máquinas y procesos (como motores, bandas transportadoras o
robots) de forma confiable en entornos exigentes.
¿POR QUÉ PLD ANTE PLC?

8. PLD FRENTE MICROCONTROLADOR
Microcontrolador
Es un circuito integrado programable que reúne en
un solo chip un procesador, memoria y periféricos de
entrada/salida. Está optimizado para ejecutar
instrucciones específicas en tiempo real y controlar
directamente hardware externo.
¿QUÉ ES?
¿POR QUÉ PLD ANTE
UN MICROCONTROLADOR?

9. TIPOS DE PLD'S
PROM: Memoria programable de solo
lectura.
PLA: Arreglo lógico programable.
PAL: Lógica de arreglos programables.
GAL: Arreglo lógico programable.
CPLD: Dispositivo lógico programable
complejo.
FPGA: Arreglos de compuertas
programables en campo

10. memoria programable
de solo lectura (prom)
La memoria ROM programable se puede
grabar una vez por el usuario a través de
la quema de fusibles.
Contiene un arreglo AND predefinido y
sólo el arreglo OR es programable.

11. Matriz AND Fija: Esta matriz está pre-cableada de
fábrica para generar todos los posibles minitérminos
(productos canónicos) de las variables de entrada.
Matriz OR Programable: El usuario puede seleccionar
cuáles de estos minitérminos se "sumarán" en las
puertas OR para generar cada función de salida.
Lenguaje: No se usan lenguajes de descripción de
hardware.
OTP (One-Time Programmable): Las PROM clásicas
son dispositivos de un solo uso.
Composición interna y
características

12. Preparar el archivo: Necesitas
tener los datos que quieres grabar
en un archivo digital (normalmente
en formato .hex o .bin).
Seleccionar el chip: En el software
del programador, eliges el modelo
exacto de la PROM que vas a usar.
Usar un programador de PROM:
Se inserta el chip PROM virgen en
un zócalo del programador, que a
su vez está conectado a una
computadora.
Cargar los datos: Abres tu
archivo de datos en el
software.
PASO 1pROGRAMACIÓN PASO 3
PASO 2 PASO 4

13. "Quemar" el chip: Inicias el
proceso. El programador envía
pulsos de alto voltaje al chip,
"quemando" físicamente unos
fusibles internos para grabar los
datos de forma irreversible.
Verificar: El programador lee los
datos recién grabados en el chip y
los compara con el archivo original
para asegurarse de que la
programación fue exitosa.
PASO 5pROGRAMACIÓN PASO 6Una vez programada, la PROM no
se puede borrar ni modificar. Si
hay un error o necesitas cambiar
los datos, debes usar un chip
nuevo.

14. ejemplo

15. Dispostivo lógico programable
simple
pla pal
Consta de dos matrices de compuertas
lógicas: una matriz AND programable y una
matriz OR programable.
Los PLA tradicionales son programables una
sola vez mediante la quema de fusibles.
Se programan utilizando lenguajes de
descripción de hardware de bajo nivel como
ABEL o CUPL, donde se definen las ecuaciones
lógicas.
Su estructura interna también tiene dos
matrices, pero con una diferencia clave, solo la
AND es programable.
Los PAL originales eran OTP. Sin embargo, su
evolución, el GAL (Generic Array Logic), utiliza
tecnología EEPROM, lo que lo hace
reprogramable.
Al igual que los PLA, se programan con
lenguajes como ABEL, CUPL o PALASM.

16. Definición de las Ecuaciones Lógicas:
El primer paso consiste en expresar
la lógica del circuito que se desea
implementar en forma de ecuaciones
booleanas.
PASO 1pROGRAMACIÓN PASO 2
PASO 3
PASO 4
Creación del Archivo de Diseño:
Utilizando un lenguaje de descripción
de hardware (HDL) como ABEL,
CUPL o VHDL.
Compilación del Diseño:
El archivo de diseño se procesa con un
software compilador específico para
PLDs.
PLA: El archivo JEDEC especificará
las conexiones a realizar tanto en la
matriz AND como en la matriz OR.
PAL: El archivo JEDEC solo
especificará las conexiones para la
matriz AND.
Progamación del dispositivo físico: El
archivo JEDEC se carga en el
software del programador, y el chip
PLA o PAL virgen se inserta en el
zócalo del programador.

17. PROM
Se usan para almacenar el firmware de
microcontroladores, routers, impresoras, etc.
En sistemas embebidos, los PROM guardan
configuraciones que definen el comportamiento del
hardware.
Algunos sistemas usan PROM para guardar claves
únicas o datos de autenticación que no deben
modificarse.
PLA
En sistemas embebidos, los PLA pueden
generar señales de control para manejar
periféricos como displays, teclados o motores.
Convierte señales binarias en formatos
específicos, como en sistemas de comunicación
o interfaces.
PAL
Funciones combinacionales con pocas
entradas/salidas. Por ejemplo,
decodificadores, multiplexores o sumadores
básicos.
Máquinas de estados finitos para generar
señales de control en sistemas secuenciales.
APLICACIONES

18. GAL
Generic array logic
Es un chip cuya función lógica no está fijada por
el fabricante, sino que puede ser configurada (y
reconfigurada) por el usuario para implementar
circuitos digitales a medida.
El GAL es una versión mejorada y más flexible de
los primeros PLDs.

19. ARQUITECTURA y
funcionamiento
El GAL básicamente está formado
por una matriz AND reprogramable
y una matriz OR fija con
configuración programable de
salidas y/o entradas.
Su funcionamiento se basa en
activar las compuertas AND para
combinar las variables de entrada y
generar los términos de producto, y
luego usar la matriz OR para
sumarlos, mientras que las
macroceldas configuran la lógica
de salida

20. Diferencias con PROM,PLA y PAL
Las principales diferencias son: las
PROM (memoria programable de solo
lectura) son memorias con una
estructura lógica fija que no son
reprogramables, mientras que PLA
(Matriz Lógica Programable) y PAL
(Matriz Lógica Programable) son
dispositivos lógicos que permiten la
programación de sus matrices lógicas
AND y OR (en el caso de PLA) o solo la
AND (en PAL). La GAL es una evolución
de la PAL, ofreciendo las mismas
características de una PAL pero con la
capacidad de ser borrada y
reprogramada múltiples veces gracias a
su tecnología borrable eléctricamente
(EEPROM)

21. ProgramaciónDefines en papel o en tu mente qué
hará el circuito. Esto se traduce en:
Ecuaciones Booleanas, Tablas de
verdad, Diagramas de estado (para
lógica secuencial como contadores)
1. Diseño Lógico
2. Escritura del
Código Fuente
3. Compilación
4.Programación Física
Plasmas tu diseño lógico en un archivo
de texto usando un Lenguaje de
Descripción de Hardware (HDL). Para los
GALs, los lenguajes más comunes eran
simples, como CUPL, ABEL o PALASM.
Usas un software compilador que lee tu
archivo de código fuente (.pld). Este
software hace dos cosas: verifica que
no haya errores de sintaxis en tu código.
y traduce tus ecuaciones lógicas a un
mapa de conexiones internas del chip.
Aquí es donde el hardware entra en acción.
Colocas el chip GAL virgen (o borrado)
en el zócalo del programador de
dispositivos.
Conectas el programador a tu
computadora.
Abres el software del programador,
cargas el archivo JEDEC (.jed) que
generaste en el paso anterior.
Presionas el botón "Programar".

22. Software y hardware
Necesitas un software de
diseño y compilación de
PLD. Estas herramientas,
en su mayoría, son
software antiguo que a
menudo se ejecuta en
máquinas virtuales o en
modo de compatibilidad.
El hardware esencial es un
Programador Universal de
Dispositivos. No puedes
programar un GAL
simplemente con un Arduino
o un cable USB; se requiere
un dispositivo específico.
WinCUPL.
ABEL (Advanced
Boolean Expression
Language)
spLEVER Classic
¿Qué es?
¿Cómo funciona?

23. Aplicaciones Lógica de "pegamento" (Glue
Logic).
Decodificadores de
direcciones.
Controladores de estado
(Máquinas de estado)
Generadores de funciones
lógicas personalizadas
Contadores y registros simples.
Emulación de lógica obsoleta

24. Reprogramables.
Reducción de componentes y
espacio.
Flexibilidad en el diseño.
Velocidad.
Protección del diseño.
Complejidad limitada.
Necesidad de herramientas
especiales.
Uso ineficiente para lógica
muy simple.
Consumo de energía.
Obsolencia relativa.
Ventajas y desventajas

25. Multiplicador de 2 bits en una
Gal22v10

28. Se denomina complejo a este tipo de PLD ya que hace
uso de múltiples bloques lógicos interconectados.
De forma similar a los GAL utiliza macroceldas
reconfigurables, que se interconecta con los bloques
lógicos por una matriz de interconexión global (PIA).
CPLD
Complex Programmable Logic Device
Usa EEPROM (en modelos antiguos), y Flash (en
modelos avanzados).
Vienen ya soldados a una placa, por lo cual se
denominan In-System.

29. ARQUITECTURA
1. Bloque Lógico: contiene macroceldas y
una matriz AND compartida.
2. Matriz de interconexión global: su
función es enrutar señales desde
cualquier punto de origen hasta cualquier
otro punto del chip.
3. Bloques I/O: encargados de adaptar
de forma segura las señales internas a las
externas.

30. Aplicaciones
Lógica de pegamento: se usa como un traductor para interconectar componentes
incompatibles entre si en un sistema, como CPU, memorias y periféricos (ADC, DAC), al
realizar distintas labores de adaptación, como:
- Decodificación de direcciones
- La sincronización de señales
- El cambio de niveles de voltaje
- La generación de secuencias de control precisas.

31. Arreglo de compuertas programables en
campo, son chips que lo componen múltiples
bloques lógicos configurables (CLB) conectados
por rutas de interconexión programables.
Este usa una memoria SRAM (volátil).
Es In-system, como el CPLD.
FPGA
Field Programmable Gate Array

32. ARQUITECTURA

33. 1. Bloques lógicos configurables "CLBs"
(Configurable Logic Blocks):
Es el encargado del procesamiento
lógico tanto combinacional o
secuencial. Consta de una pequeña
LUT (Tabla de búsqueda) capaz de
realizar la lógica combinacional, un
Flip-Flop tipo D y un multiplexor de 2 a
1.

34. 2. Bloques RAM
Son pequeñas memorias dedicadas de algunos pocos MegaBytes las cuales permiten
almacenar información de manera temporal. El tiempo de lectura/escritura es bastante
reducido debido a las conexiónes internas que posee el FPGA y a la poca distancia que
hay entre los bloques de memoria y los CLBs.

35. 3. Bloques de entrada/salida (I/O)
Son la interfaz configurable entre el interior
del FPGA y los pines físicos del chip. Se
encargan de la comunicación entre las
señales internas y lo externo de forma
segura y confiable. De estos se puede
definir: el estandar de voltaje, la dirección
de los pines (entrada, salida, bidireccional)
e impedancia.

36. 4. Interconexión

37. Aplicaciones
• Procesamiento de señales (DSP)/Vídeo:
Aplicar filtros, comprimir datos, convertir
datos de video, emular receptor GPA,
walkie-talkie, módem 4G/5G.
• Bases de datos y big data: se usa para
buscar, ordenar (sorting) o comprimir
inmensos volúmenes de datos.
• Prototipado de ASICs
• Criptografía: el FPGA implementa el
algoritmo AES para cifrar o descifrar
datos.

38. Programación
Los CPLD y FPGA se programan In-
System, sin necesidad de un
programador universal.
Basta con conectarlos a la PC con un
cable JTAG.
Su programación se realiza con lenguajes
HDL como VHDL o Verilog, que generan
un archivo de configuración que se
descarga al chip.