análise_de_robustez_à_falhas_transientes.pdf

MPU 2024 FURG

1. ANÁLISE DE ROBUSTEZ À FALHAS
TRANSIENTES EM DIFERENTES
ESTILOS LÓGICOS PARA CIRCUITOS
MULTIPLEXADORES 2:1
Authors: Ana Flávia D. Reis e Rafael B. Schvittz
Universidade Federal do Rio Grande -FURG
Centro de Ciências Computacionais –C3
Grupo de Sistemas Digitais e Embarcados -GSDE

2. Introdução
01

3. Redução das Dimensões dos Transistores
●Miniaturização dos transistores trouxe maior integração entre componentes;
●Como consequência, a energiapara o funcionamento foi reduzida;
●Tornando os circuitos mais suscetíveis a falhas de radiação.
●Aplicações críticas, onde a confiabilidadede um equipamento ou sistema é
fundamental para a segurança.
1
Equipamentos
Espaciais
Aviões Equipamentos Médicos

4. Falhas Transientes
Nodo Sensível: Valor de Bulk≠Valor de Drenoou Fonte
●Gera um pulso Transiente no nodo atingido;
●O pulso transiente depende do transistor:
○PMOS (P-hit): Pulso010
○NMOS (N-hit): Pulso101
2

5. Efeito P-hite N-hit
B = 0
B = 1
B = 1
B = 0
0 1
3

6. Porquê estudar MUX 2:1?
●Versatilidade: Qualquer função lógicapode ser feita com um
multiplexador;
●São amplamente utilizados em memórias, ULA, processadores, etc;
●Funcionam como chaves seletoras de dados.
OUT
Select(S)
4

7. Estilos Lógicos Explorados
75

8. Objetivo
02

9. Analisar a robustez para diferentes
estilos lógicos de multiplexadores 2:1
frente à falhas de radiação
6

10. Metodologia
03

11. Metodologia
01
03
02
04
Nodos
Sensíveis
Simulação
Elétrica
Cálculo do LETth
Análise de
Resultados
7

12. EstiloLógico CMOS
8
V1 V2 V3
V4 V5
V6

13. Estilo Lógico DCVSL
9
V7 V8
V9 V10

14. Estilo LógicosDCVSPG, PPL eTG
10
V11 V12 V15

15. Estilo Lógico PTL
11
V13
V15

16. Designs Analisados
12

17. CenáriodeSimulação
●Quasare NGSPICE;
●Modelo Preditivo 32nm HP;
●Dimensionamento feito por Esforço Lógico;
●VDD: 0.9V;
●PMOS: 105nm;
●NMOS: 70nm;
13

18. Simulação da Falha
I[name] node1 node2 EXP (I1 I2 TD1 TAU1 TD2 TAU2)
I[setOUT] vddout EXP (0 255uA 12n 55p 12.05n 164p)
TAU 1( ): Constante de tempo de subida
TAU 2( ): ConstantedeTempodedescida
MESSENGER, G. C. Collection of charge on junction nodes from ion tracks. IEEE Transactions on nuclear science, v. 29, n. 6, p.
2024-2031, 1982.
B = 1
B = 0
14

19. Cálculo de LET
●LET é a quantidade de energia depositada por unidade de
comprimento.
●Qcrit: Carga crítica coletada na junção PN;
●10.8fC: Constante de carga depositada por µm;
●L: Profundidade do deposito de carga(1µm).
15

20. Resultados
04
Saída do circuito
Comportamento médiodos designs

21. Nodo de saída
●Espera-se um alto valor de LET para ambos efeitos.
●Mostra os valores médiosdos efeitos P-hite N-hit para cada estilo
lógico na saída do circuito.
16

22. 17

23. 18

24. 19

25. Média Geral
Apresenta o LET médio do circuitoeas médias de P-hite N-hit.
20

26. Comportamento
ideal!
21

27. Muitosuscetíveis
a falhas!
21

28. Aprimorar
dimensionamento
NMOS!
22
Alta robustez
para o efeito
P-hit!

29. Aprimorar
dimensionamento
PMOS!
23
Alta robustez
para o efeito
N-hit!

30. Conclusão
●Apesar de terem o melhor custo de área, pois utilizam menos
transistores, os estilos lógicos PTL e TG são muito sensíveis aos
efeitos da radiação;
●Os estilos lógicos CMOS e DCVSL foram os mais robustos, com o
estilo CMOS sendo o mais equilibrado. Porém, o DCVSL possui a
saída Q, o que para algumas aplicações pode ser interessante;
●Nota-sequealémdoestilológico,aformaqueostransistoresestão
arranjadosafetaasuarobustez.
24

31. Trabalhos Futuros
●Realizar o Layout dos circuitos;
●Simulação em Cross-Section;
●Análise em nível de Leiaute;
●Testes com C-element;
●Circuitos Dinâmicos.
25

32. S lidesg o F la ticon
F reepik
CREDITS:This presentation template was created by
Slidesgo, and includes icons by Flaticon, and infographics &
images by Freepik
Obrigada!
Alguma pergunta?
[email protected]