Arquitectura harvard

Computacion I, Unexpo.

1. UNIVERSIDAD EXPERIMENTAL POLITÉCNICA “ANTONIO JOSÉ DE SUCRE” VICERRECTORADO LUIS CABALLERO MEJÍAS NÚCLEO CHARALLAVE CURSO: COMPUTACIÓN I ARQUITECTURA HARWARD Y VON NEUMANN LUIS A. PACHECO 2011247215 Prof.(a) GIOCONDA ECHENIQUE SEPTIEMBRE, 2012

2. ARQUITECTURA VON NEUMANN Según, Aguayo, P(2004). En 1945 John Von Neumann, creó un modelo computacional que se caracterizo por disponer de una única memoria principal en la que se almacenan los datos y las instrucciones. A esta memoria se accede a través de un sistema de buses único : bus de datos, de direcciones y de control.

3. PRINCIPALES LIMITACIONES DE LA ARQUITECTURA VON NEUMANN 1 . La limitación de la longitud de las instrucciones por el bus de datos, que hace que el microprocesador tenga que realizar varios accesos a memoria para buscar instrucciones complejas. 2. La limitación de la velocidad de operación a causa del bus único para datos e instrucciones que no deja acceder simultáneamente a unos y otras, lo cual impide superponer ambos tiempos de acceso.

4. CARACTERÍSTICAS Unidad Central de Proceso , CPU que accede a la memoria de forma secuencial . Unidad de Memoria que almacena valores e instrucciones en unos lugares específicos. Instrucción que especifica alguna secuencia particular de actividades en la CPU que modifican los contenidos de las localizaciones de la memoria. Controlador de Programa en la CPU para seleccionar la siguiente instrucción de la memoria Lenguaje de Programación que especifica como y que instrucciones se pueden colocar en la memoria .

5. ARQUITECTURA HARVARD Tiene la unidad central de proceso (CPU) conectada a dos memorias (una con las instrucciones y otra con los datos) por medio de dos buses diferentes. Una de las memorias contiene solamente las instrucciones del programa (Memoria de Programa), y la otra sólo almacena datos (Memoria de Datos). Ambos buses son totalmente independientes y pueden ser de distintos anchos. Para un procesador de Set de Instrucciones Reducido , o RISC (Reduced Instrucción Set Computer ), el set de instrucciones y el bus de memoria de programa pueden diseñarse de tal manera que todas las instrucciones tengan una sola posición de memoria de programa de longitud . Según, Guerrero, J (2010)

6. CARACTERÍSTICAS GENERALES Su unidad de control es un sistema secuencial síncrono que puede ser cableado o programable según posea un circuito combinacional cableado o programable, respectivamente. Su circuito combinacional suele ser una memoria de instrucciones no volátil EPROM o FLASH que contiene las direcciones de la memoria de datos (RAM). Reciben el nombre de procesadores de un nivel porque son capaces de realizar una operación y tomar una decisión en función de su resultado en teoría en un solo ciclo del generador de impulsos y en la práctica en un máximo de dos. El circuito combinacional de la unidad de control debe ser programable para que el procesador lo sea también. Poseen dos buses de direcciones diferentes lo cual complica el sistema físico , sobre todo si el procesador no se coloca en un solo circuito integrado .

7. VENTAJAS El tamaño de las instrucciones no esta relacionado con el de los datos, y por lo tanto puede ser optimizado para que cualquier instrucción ocupe una sola posición de memoria de programa, logrando así mayor velocidad y menor longitud de programa. El tiempo de acceso a las instrucciones puede superponerse con el de los datos, logrando una mayor velocidad en cada operación

8. ¡ Gracias!