Diagramas de temporização

1. Arquitetura de
Computadores
Prof.ª Ms. Elaine Cecília Gatto

1

2. Diagramas de
Temporização
Prof.ª Ms. Elaine Cecília Gatto

2

3. PORTA AND (E)
S = A ● B
A B S
0 0 0
0 1 0
1 0 0
1 1 1
3
A
Tempo t(x) 0 0
1 1 1 1
0 0
t
0 t
1 t
2 t
3 t
4 t
5 t
6 t
7 t
8

4. PORTA AND (E)
S = A ● B
A B S
0 0 0
0 1 0
1 0 0
1 1 1
4
Tempo t(x) t
0 t
1 t
2 t
3 t
4 t
5 t
6 t
7 t
8
B
0
1
0
1 1 1
0 0

5. PORTA AND (E)
S = A ● B
A B S
0 0 0
0 1 0
1 0 0
1 1 1
5
S
Tempo t(x)
0 0
1
0
1
0 0
t
0 t
1 t
2 t
3 t
4 t
5 t
6 t
7 t
8
‘
0

6. PORTA AND (E)
S = A ● B
A B S
0 0 0
0 1 0
1 0 0
1 1 1
6
A
Tempo t(x)
0 0
1 1 1 1
0 0
t
0 t
1 t
2 t
3 t
4 t
5 t
6 t
7 t
8
B
0
1
0
1 1 1
0 0
S
0 0
1
0
1
0 0
‘
0

7. Exercícios
1.Desenhar o diagrama de tempo para as seguintes portas
lógicas:

•OR  S = A + B
•NOT  S = A
•NAND  S = A ● B
•NOR  S = A + B
•XOR  S = A  B
•XNOR  S = A  B


+

8. Exercícios
1.Desenhar o diagrama de tempo para as seguintes tabelas
verdades:


D6 D7 CICLO
0 0 PCI
0 1 PCR
1 0 PCC
1 1 PCW
a)
b)