Exercícios Resolvidos - Arquitetura e Organização de Computadores
TheRonildoOliveira
29,418 views
23 slides
Aug 02, 2014
Slide 1 of 23
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
About This Presentation
Resolução dos exercícios do livro "Arquitetura e Organização de Computadores" Willian Stallings.
Size: 4.61 MB
Language: pt
Added: Aug 02, 2014
Slides: 23 pages
Slide Content
UNIVERSIDADE FEDERAL DO CEARÁ
CAMPUS QUIXADA .
BACHARELADO EM CIENCIA DA COMPUTAGAO
EXERCÍCIOS RESOLVIDOS
ARQUITETURA E ORGANIZAGAO DE COMPUTADORES
WILLIAN STALLINGS
RONILDO OLIVEIRA DA SILVA
QUIXADÁ - CEARÁ
2014
INTRODUÇAO
11. Qual 6, om termosgorais, a disingdo ente organizacto 0 a arquitotur do computador?
Auteurs
Abus de Sistema que ado veheie ara 0 programador altos que tem impact dret scbre a
execusdo lega de um progama.
‘Conurto ce irsrugées, número de bits uizados para representar dados, mecanismos de EIS.
tés de enerezamento de mera,
Organzacao
teresa ae uicaces cpercionsis e suse inercnexSes que implementan ae especfcagóes da
sia aer
Delahes de hardware transparentes 20 programador tas como, sis de conte, as
Interfaces enve o computador os panencos e recnlogia de memo utizada.
12, Qual 6, em termos gorais a disingso entre estrutura 0 a funcho de computador?
+ tercenerdo de CPU: Mecanismo que possibita a comunicado nte a uricace de corri, a ULA
os repas.
DESEMPENHO E EVOLUÇAO
24, Oque 6 um computador
programa armazonado?
um computacor que cbtám dados e instuctes a parir da membra. pode ser medicado apenas
pela atibuigso de valores 25 posites ce meméea
22. Quais 630 0s quatro componentes principals de qualquer computador de uso geral?
Moméra principal: amazenacora de dacos nsugtes;
Unidade Lógica o Arimótic (ULA) realza operates com dados Ondros
Unidede de Controle: mereta e execta nsinucóes amazenadan na mens
Diepostives de ES: Es pamilen 2 ntragao do processador com o usuario,
23. No nivel de circuito integrado, quais io os trés constitutes principals de um sistoma de
computagse?
+ Undade de precessamerto (CPU)
3 Controlador ce trato e dacos (Mulpexador
2 Amazeramento de dados einingdes (amer
24. Explique a le de Moore.
A li de Moore ebsena que 0 rúmer de trnwisores que podem ser impressos em uma des
pasina Jobs a cada ano e preva conetamerie que esse crescimento conimuou, ano aps anos &
década apos década
25.
+ explique as principal
aracteriicas de uma familia de computadores.
+ Conurto de nues ini eu semelhane: Em mulos casos, o mesmo cojuno de natugées
de maquina & vaado em lodos os membros da lama. Memos mas singles da [ami poses em
onunto de indes gue consituem um siteonanto de mingtes ces inslncoes usadas 108
computacores do topo de lima de fama.
+ Sstema opercona nice ou semelhane: O mesmo sistema operacional básico está deportes
fm todos os membros da Sma
+ Nimeo erescerte de potas de ES.
2 Canto crescente
2 Capocidade ce meméra crescente,
26.0 clock do procesador & uma dae medidas utilizadas para medir sun velocidad, Explique o
motivo palo qual comparar apenas ess clock ndo uma foma coreta de comparar a capaciéade de
dois procemadores de executarem instugôes. Mosve sinda cutras evolugóos na arquiteurs e
Organizacdo dos procesadores que malhararam a aficióncia de execucso de inarugden
Exstem sos tos atísuos de um prcessador que cese ser Id em conta. Além do clock,
lemse a seloidade básica, 9 tamano 6 9 gas de Simulanedade que Impica em precessamentos
paros e arstercas erro amemana a CPU,
27 Comonto as dificuldados om melhorar à oicióncia dos processadoresatusis
As arqulouras paralelas ese uma alternative.
xplique porque
A citculdase de menota dos precessamentos 6 dea a fata ce canespendincia de wlocidade
da taxa de astra de Ge orto a memara pracipal à CPU
28 0 fator crlico de desempeno 6 na comunicagäo ente processador 0 moméria principal.
Explique algumas medidas que podem ser tomadas para melharar eses comunicacio.
+ Macas à notes ce mem6ra DRAM paa toma-as mai ofelene, usando uma memöta cache cu
ato esquema ce amazenamento temporáro na pastiha de meméra ORAM
1+ Reduzir a equincia de acesso à memtra,Incoporndo estas ce mess cache eteentes e
compiexas ente o procesador a a membra precip. Iso inclu 9 uso ce menés cach tario
ha pasiha co processador como Era cee
+ Aumenlar a largura de banca da corexdo entre processadres o meméras usando taramento de
‘ta velecade e Uma heramıla de Baramerios pra estar fuxo de dados e amazenar 08
ados temporatamente.
BARRAMENTOS
3:11 Lise o dofina rosumidamente os estados possieis que deinem a execugso de uma inrucso
Oporacóesintomas no processor
+ Cálculo de enderego de operando - Se a cperacáo emohar a rlrócia a um operanéo na
‘mamaria ov ester dente a ES, enderego d opera sera determinado,
+ Busca de operando- O cperando é calzado na memona cu $ Ido co dsposho de ES.
+ Execucio da aperagäo A operario nccada na malo 6 exectada
2 Armazonamento de resultados - O restado 6 esto ra meméta ou no disposa de ES.
32. Qual o beneficio om tlizar a aquittura de barramento müliplo om relacño estrutura de
borrament único?
Usar um baramerto mil ¢ mals efziente pos 6 composta de vio paramentos únicos posts
herarqucamerte com hgSes e baramentos espaces (loca, do sistema, de expansio e ce ala
Vice em agıne casos) “Ao conto co baramento sing, pode recabar mas conexäte de
spoatios sem perder Sgatcanlemente o cesempento,
33. Descrova como acontece a sequéncia de instrucóos na figura do ido 13
+ cletuaso O céledo da próxima insrugdo (ncrememe 1 no valor da instugio arte, por
exept,
«Basen à insnusolendoa co seu les! da meméria ara o pocessacor
+ Se a opero enoher refencia a um operando ra menda ov dspositie EIS, ent determina
Fir
Reaiza a ope indicada na trag.
+ Escre o esulaco ramemena ou era para à ES.
24. Explique o que 6 uma interrup¢so, quais as suas vantagens e desvantagens e como o ciclo de
Interrupgdo à adicionado ao ciclo normal de uma inarucho. Fale sings sobre ae millon,
intorupgses.
+ treruprdo & um método ce paralsacdo da espera do processador de uma Insincdo que está
sende Conciuda. Como o processaco” $ mais rapid que as deals comuncaçées, ee rome
S pera e processo una eo matrupd artes da anterer actor
As santagens das intempstes 6 de máo peri a oiosdade do processador em meio a6.
Farékrène as de dados erro el espesos extras (qu 220 mais eros que a CPU)
Ar desvantagens podem ser resumidas no ‘to de a stugso artrr acatar no melo co
Process de Uma outra instucio ou empeño. Dal tome a necessdade de aplcar um
MAO de manpalacdo ce ntemppdes
+ Calo de interupcto é adicionado so cto de de uma nino para acomodar as Intempgdes. A
cada execugdo de Insrupde, hä a sefcaráo de ntempcás, Se a mesma nao Pour conc,
noamene buscase mas una Iningän Caso a instru esteja alzada, conciso o cio de
femal de rat,
poder hover mais uma intemprao. O tatamento dessas mapas intemupgées poder sr fotos
m forma de fla, em orem de “chegada ou pr prordades das nlerupgdes.
35. Falo sobre os tbs tipos de bar
mentos. enderego, dados controle
+ Linas de dados = foecem um caminho para a tansierncia de dados entre cs módulos do
Sistema, Pose Unicamente , 16 ou 32 Ins 6 conhee do como lrgua Bäramenla de dados
Const um parameto ndamenlal para o desemperto bal do esters.
35. Explique arquiotura de barramento de alto desamponho, também conhecida como Arquittora
Mozanino, 0 morir suas vantagonse desrantagons.
Na arquitetura de baramento tascional,podese conectar contlacres ce EIS dretamente no
baramento, Porém ndo & 130 ecaz quando se lam um desembenho maar nos dispos de ES. Uma
sour3o mas efciene ki a uilzazo de um baramenlo de ala velocidad cue esta integrado ao restate
do sistema, exigido apenas um ponte entre 0 barramento co prcessades eo Ge alla seis,
37. Explique a enquöncla de acóos nos diagramas de tomporizagie sincrono e aesinerono dos
idos 31,820 53
Um módulo ce memóda recortece 0 endereco e apts um ciclo coloca os dacos na linha de dados O
prestado le os dace‘ ina remove o sal de lu, No caso de uma een, o processacer coloco
&% dados no nico da Segundo clo e emita um sial de ascrta aps a estalizacdo. O mosu ce memoria
copia 2Inkumaräo das Inhas de dados tercero dico
Tomporizagño assinerona
Nestes casos, Os cuentos dependen da cconéncia do evento amero
+ O precersador coca um sral de endeeso e estado no baramert
Ages a sua estate, 6 emda o comanco de letra, ndicando sale vidos de enderego e
contol,
+ Ameméda decode os endeegos e coeca.s dados na Ina de dados.
3 Guard ce cados se estabilzam, a memora sia a Inha de comtmacdo para sinalzar que os
dados esto sports.
+ Quand os dados fem Ios, & emits o sna Ge letura e a memóña eta os dados e a inka de
contimarae,
+ Eremouta a ntomardo do encre.
Tomporizagao assinerona simples
+ O'meste coves ce dados na Ina de cados e sims nas Innos de entero e de estado
‘smutareomente.
+ À memóra responde 20 comando de escrla coplando os dicos da lima de dados e atando a
inna ce confmagse
Paiara pode ser um conos de bis que rpresenlam um número into, pade ser lamsém una
unite máxima de Tansteenca por ckle ou ate mesmo a qua do barramerto de uma memera
42, Sobre os principios.
ique 0 funcionamento apresentado nas figuras dos
cidos 20024.
Slide 20
3 - Cache única) A uno da memöta cache 6 aulia o processadr a receber datos da meméra
1 pas. alguns byls de anderes de datos cu insiugóns so canegades ne 3
nl pando o acesso à memora pintpa Cas o endeeyo ndo estja na cach, t NI este 66810
44, Sobre os slementos da meméria cache, fale sobra as fungóos de mapeamento direto e
associaivo. Cite polo mence uma vantagem o dosvantagem de cado
+ Mapeamento reto: Uma rica Ina a meméva cache à relacionada com um Deco da memdna
prepa
Foe mglementarao
locos implementados em ura linha fra a cache
+ Mapeamente associaivo:
'Qualuer 0020 da mama princi! pode ser relaciona a uma Ina da meméra cache
Implementar de csculos complexas
45. Expliquo a necessdade dos algoritmos de subaiuiçéo para o mapeamento associative e
porque esses algoritmos ndo sorem quando se trabalha com o mapeamento diroto Aida sobre oe.
rimes de substuicáo explique rapidamente os algoriimos LRU, FIFO, LFU o Alesón
Uma vez que a cache ester chelo, e um now loco lr tardo para a cache, um dos blocos
existentes precisa ser substiido Para o Mapeamento dete, existe apenas Una Anha posshel ar
dauer blac em pariedar enarhum a escaha & posshal
LRU: Substtua auel boca no Con que pemaneces na cache por mai tempo sem qualquer
relotncia ale
FIFO: subsituao eco no conunto que steve na caen por mas tempo,
LEU: eubsttas equele Boca no conto que eve menos rekrenca.
‘Aleatéco: scale uma inna aatéra den as Innas canton
46. Explique as tés tácnicas de cosréncia de cache: observacáo do barramento, ransparäncia de
hardware e memoria ndo cachesvel
+ Montoramento do barramento: Cada conroador de memóna cacro montos as Annas oo
dar para detectar oparantes de ser ra mera feta por otros mentes co beramerto
+ Teangpardncia om hardware: Un hardware adcionl ¢ ulizado para assegurar que todos as.
uslzacdes letas na mera prnipal por meo ce uma meméta cache seam fellas em todas
35 demás memönas cathe. Se un precessador medica uma palava em sua media cacho, 22m
dessa aualzardo ser feta na memäna pital, as palewas Corespordentes nas cena
and ene so tame atunirace,
+ Moméria naoccachesvol: E aoenas uma parte da meméra píncpal é compartinada por mas de
ur precessacor e no pode ser 44001838 à meméra cache
A SDRAM s39 dente das memorias ORAM clésscas, que possue una inerce asie on, e
por sto responde 13 pico quanlo posshel a mudangas nas enracas de caro. a SDRAM possul uma,
Inetace scone, signicanco que ea espera plo tral do cock anles de responcer à erradas de
Comando e e penanto encronzada com o barameno oo sistema do comparador
48.0 que sto as memériae de acoso sequencial, diet e aleatóric?
+ Acesso dire: bozos tem seu endeteo basendo no local co, pora acessar deleminace pare.
a merota 2250 acesso dato aos lec e sequencial ate deleminaco endereco
+ Acesso aleatério: cada local endereel tom um enderozo baseado na lecalzardo sic, assim
‘qualquer um pode se acessado de foma tel,
49, Qual o relacionamento entre tempo de acesso, custo de meméris 0 capacidade
440. Como o principio da localidado so relaciona com o uso de múltiplos niveis de meméris?
(Quarts mas pero co processadr os tccos quadados na cache ser os que tem mais chance de
Seren mapeacos mais tequenlemente (pico de lecazardo tempora) como os bozos da LI $90
Menores hima chance de Ins pronmas serem mapeadas (pico de carga esposa,
MEMORIA EXTERNA
51. Explique como acontece a gravagso e litura om um cisco magnético.
+ Gravagdo: Per uma bcira chamada cabeca Os pulsos so envados à cabeza de guardo eos
padres magnéticos s3o graces na supero aba,
+ Laitura: Quando a supereie co dico passa pea cabesa gera uma corerte de mesma old
da grecs.
52 Como o uso de vários discos pode melhorar a confsblidade ou o tempo de acasıo de
(omacóos armazonadas?
‚Cem divers discs. llremes requiscóos de EIS podem ser processados em para, desde que
08 dades equerdos sica em discos separacos, Tambem. uma nica requisido de EIS pede ser
secunda em paralelo seo Loco ce dados for istbaldes em vos discos,
Tempo de tonsteerca: Tempo necessaño para uma perardo de eta ou escrta
54. Que caracteristicas comune 230 compartihadas por todos os ivois de RAID?
RAID 6 um conjunto de disco ice ies peo Sistema Operacioral como uma única unidadelégica.
(O6 dados s3o distiulds pelos decos Isis peto esquema de snag
A capacidad do dsco tencart 6 usado para amazenar Images de paridad usada par recuperar
dados
Emma fac de disco
55. Define resumidamente 088 primeira ns
je RAID.
+ RAID 0 : Ndo redundane, inlercalagdo de dados (siping, ala capaidade de tansteincia
Gore)
RAID 1: Redundante, espelhamento ce discos, utiza o dobro de discos
RAID 2: Acesso paralelo redundarte, pardade da có3go de Hamming. ullza m discos a mais:
RAID 3 Acesso paraelo, pardade de it lercaaca nos 460, za peras um disco para se;
RAID 4:Acesso nöspendente, pardade de Baco neralaca, liza apenas un co por sto
RAID 8: Acesso ncependent, pardade ce boca tercaada e delrbuca
RAID 8:Acesso independente, pardado de loco dupa imercalce e distri;
6. No contexto do RAID, mostra diferanga entre acesso paralelo e acesso independent
+ Paralelo: Todos os dscos membros poricipal ra execucio de cara solcitay3o de EIS.
Normamente os exos dae undndte mena sho Enconzadas de modo que casa cabera oe
deco esteana mesma posigto em case dsco a qualquer state.
+ Independentes: Cada disco opera wörpendonl, assim soiclagdos do E/S podem sor fe
separadamente sem pai.
+ BS contolada por interupeso: um programs eme um comando ce EIS e depois cannun a
sécu ale que ach nlerenpi pelo haranre de E/S para inate > na da 0900140 de ES.
+ Acesso dirato à memöria (OMA): um processadr de ES expec alzado assume o contol de uma,
(pro ES para mover um grande sco de dos,
84 Qual a dierenga entr EIS map
la na meméris e ES independente?
Na EIS mapeasa na memöra, existe um neo espago de erderesamento para pigoss e
remota assis ce EI,
‘Os regeracores de dos e de estado dos módulos de EIS sf0 vstos pelo processasor como
posites de membra. € as mesmas Insusóas ca máquna s80 usadas para acessar a memiia au 08
Sspositos de EI.
Altemaliomente, ele poce inci allm das Ines de le e escita, Innas de comando de
ntaca “e sakta Nesse caso, una Inha de comando especiica se um endefego coresponde a una.
poso de memoia ou a um dspostio de ES. Quaker endeteo pode conesponcer a uma posiglo ce
emer cu 3 um ispos vo de ES,
‘Cem dez Inne ce endeego, o sistema pode incur 1024 posgbes de mena e 1024 anceregos
de EIS. Como o asparo ce enderscamento de E'S à Independent do espay ce endersrameno Ce
‘ema, esse modo € gerominaco
ES independent.
85. Quando ccorre uma inerrupcio de disposivo, como o processador determina qual dispositive
Omi a Interungao?
Untas ce intempsio inva:
Sefware poling
Daisy chain os haare poling.
rara do baramento (bus master)
6. Quando o módulo de OMA toma o controle de um barramento, e enquantoretém o controle do
Darramento, 0 que o processadorfa2?
Depols de endar 0 comando, o prcessador pode continuar executando curas nstugées
‘Acxecugde da operas de ES 6 dsegada 20 modo ce OMA.
17, Se tratamos 2 números de complemento de dois como intiros som sinal para fin de adicto, o
esulado 8 correo se interpretado Somo um número de complement de doe Io nio & verdade.
para à mulipicacdo. Porque?
Para a mutilicac, se tlamos os pastes de bis como rúmers sem sina, sua magnitude 6
(lernte ds verses complemento de das e por sso a magntuco d resulto ser cree
13. Quais 230 08 quatro olementos essnciaio do um número na notacáo de ponte Mutante?
Sioa!
Mentes
Base
Expoente
usar a representado polarizada pars aparte de expoente de um número de
Arredoncar para cna oresutaco 6 aerdoncado para cima, na te; 89 ce into posi
3 Anedoncar par bano. o tesurado à aredondado paro Galo, na cuecdo de no
egato, Arrendar para 0: 0 resultado aredondado na digas de zen
CONJUNTO DE INSTRUGÓES: CARACTERÍSTICAS E FUNCOES
11. Quais os elemento picos de uma insrugto de máquina?”
Código de percso
Especia a opero a ser ralzada (ADO, ES} A pero à especfeada por um código into
connecido como epeade operation code)
Rerènc a à opranco tote
À operado pede enover um ou mais opeancos fetes ou sja oerandos que so etradas para
ape
eteincia à operando destine
Asperegdo pode produzir um esutado
Realtor do processes
Cem lame excégues, um processacor conlém um cu mais regstraores que podem ser
rolrenciads. por mingdes de maquina
inedito,
"O velos do operando está cite em um campo da Instugdo sende recu.
spestvos oe ES
À Marge precisa esprefcar o möcul e 0 depot de ES par a opaagso, Se a E/S mapesta
a memoria fr Usada, esse 6 apenas our endereso da memana pincipa où viva
83. Se um
1srugho contám quatro enderagos, qual podoria sera finalidade de cada enderago?
eis dees ara restcia de orgem de operands:
Um para reertnca de destino
Um para rterecia de proxima instru
84. List o oxpliqueresumidamente cinco quests
instugoos
+ Began de Opens Quart e quis eps par loca cano open camps
+ Os is de cages: Os ros tpes de dados em que operagóes 580 executadas.
{Fama de sucio. Ingo comment (em is) nimero de endeegos, tamano de vc.
‘argos, e asim por date,
88. Por que eto necessáras insrusóos de transorónci de controle?
Na viizacio páica de computadores, 6 essencial que sja capaz de exeeutar ca ista mais
de uma ez lll, mifares de zos
El pove exil mihaes cu tahez mihöes de nsrates para implemenar uma apleapäo Este seña
Impensivel se cada ntucho ter cue ser escrla separadamente Se uma label où uma sta de tens €
prestada, um ciclo do progama € necessáño. Uma sequincia de nstrugdes € ereculaca repelente
Para pocessar todos os dados
Praicamente locos cs pregamas erovem alguma temaca ce decido. Queremos que 0
computer aa uma cosa. se um conazso se manfem, e sra cis, se outa condo se marlem
Para compor conetamente um programa de computador grande ou mesmo de més pone & uma
tarda bastante Ge, Mas pode ser amanzada se exatr macarlames para Guevara fria em menos
lamentos cue pedem ser labatados em um de cada vez
89. Lime e explique resumidamente duss maneiras comune de gerar a condigéo a ser tetada em
uma instucde de desvio.
Piet, a malos das máqunas propocienam um cédgo de condo de 1 bit ou Dis mits
que à astride como resutado de slgumas operates.
‘ura aberagem que pode ser ulizada com um perio de rs enderage Formato de nsingáo 6
reatzar uma comparado e especica un ramo da mesma sto,
810.0 que significa o termo aniahamento de procedimentos?
Esse lomo se or a ocomncia de um procecimento chamaco dentro de cto precedent,
Lito uss Iocaie possive para armazenar 0 endoreco de retomo para um retomo do.
procediment.
Registrado, nico do procediento e topo da ina.
m
=
112.0 que é um procedimento reentrante?
Un procesimerte de reenrada € aquete em que é posche ter was Igapdes aberas para ele 20
mesmo temgo,
8:13. 0 que 6 notacño polanosa inverida?
Nesta ncagSo,o operador segue (ocazase apd) 06 seus dois oprandos
8.14. Qual à diferenga entre bigendian olite-endian?
Un va de miles bytes amazenado com o byte mas scale no meror endereco numérico
ent amazenado como igandan
Un vor de mios bytes amazenaco com o byle mal signietho no maior enderego numérico
está amazenado na como Inleendian
MODOS E FORMATOS DE ENDEREGAMENTO
31. Dofina resumidamente enderecamento imediato.
E considerada a foma mais simples de enderegamert, no qual o aer de operando esta presente
a ina”
32. Define resumidaments endorecamento diet.
É uma foma simples de enerecamento, once 9 campo de enderag conte o enderega echo do
perno,
93. Define resumidamente enderecamento indirto.
¿emo 0 tamanto do enderego £ nermalmerte mencr que tamarto da paaa, (mila intento
de enderogas). 0 enderegamertoindrlo poses o campo de entero se (ende 30 endrere co una,
É tpco que esto uma necessidade de ncrementar ou diminuroreqisto de nace dei de cada
refertncla ale, Como asta & uma speragae mulo camım guns silane en lazo adematcarente
como pare de mesmo ciclo e slugs.
99. Qual a diferença entre pósindoxacio o préindoxagao?
Essas sto das lomas co eneega tanto das que enschem erderesamento ince e nier
Com prkindexacao, a Wdexacdo € mslzada entes do endereyameno mao. Com à pis.nderapss. à
indexazdo à sealzada apts o enderegamento
810. Quai tres.
uma insrugao?
rer sor lovados em conta para determinar o uso do bts de ondorecament de
ümero de modos de eneresament:
Número de oprandos
Register a mera
Nimes de conunto de reg sos:
Intanao ce enderezo:
Grandardace de enderego:
Pega 341
941. Quel
Joevantagens de usar formato da insucáo de tamanho varivel?
Vartagers: É tl dar um grande repro de opcodes, com dierantes comprimentos. O
enderecamento pode ser mas Neche, com vas combinssóos de regios e eftncias de memára lem
de modos e enceragamento.
Dessartagens: um aumento na complice co processacor
ESTRUTURADE FUNGÄO DO PROCESSADOR
104. Qual os papöie s30 dosomponhados polos registradores do processador?
Registacors Viheie 20 veu
Estes pemiem à Ingusger de máquina pelos pregramacares para minimiza as referis de
Estes s80 usados pela unidade de contole para contlar o Acionamento da CPU e, por
programas de sistema cperciraispruleiads para Colrlar a execurao de programas
102 Qusis categorise
dados sio normalmente suportadas polos registradores viva 30
rio?
Propésto eral dados, enderegos e céige condicional.
103. Qual à à fungdo de códigos conticionsis?
Ccegos de condgse $80 ls debidos pela CPU como o restado des operates. Per exemple
ums 09070280 oma pode prodzi um pose nega, 2610 cu um “estou” Alem do resutado em
S que está Sendo amazenaco em um regt cu memota. um cédgo de conscdo 6 também deñnio. O
‘ego pode ser posteomerte lestaco como parle de um opergäo de ramicaráo condiciona.
104.0 que 6 palavra de estado do programs?
as]
Tocos os prjtos de CPU incluem um regsto cu conjunto de registros, mutas \ezes corhecida
como a palava de estado ce progama (PSW, que contém niomagdes de stats. A PSI romamerte
Een cócgos de condi am de cues inommagdes de sas
108. Por que um pipeline de nsrusáo de dois eos difcimente diminuir o tempo do ciclo da
insrugao pola malade, quando comparado a um Sistema sam pipaline?
+ A instupo de deso condclral faz com que o endereco da próxima insu a ser descorhecié
Buscado Assim, a fase de buscar dem saperr Mk rec O pro endrege de Melo à
ari da fase de execugáo. A etapa de execugdo pode, ero, aguardar encuanlo a proxima.
Beide $ vuscado
106. Liste e explique resumidamente várias formas em que um pipeline de instucóos pos
com inarugdes de desvio condicionaia.
+ Múlilos tures:
Und angen de ba à reper a pate cis d pie e pam cs o pine usa s
tengo, Esla abordagem recuer a logo de softcados alarmes de progama de ante. À abordagem
de hardware € smplesmenle ısar mas repivacoes para que mals sonas pode ser manidas em
‘egies por mais tempo.
11.3, Se um bufer circular de registradores & usado para tratar variávislocais para procecimentos
Aninhados, doscrava duas abordagens para dar com variavelsglebais.
‘Rexecupto rel oe nsiugdes seque uma sequéncia de tempo oe nsingöes
122. Qual da rolaçäo entr instugóos
microwoporactos?
A mcrooperagio & uma operacáo slementar de CPU, realizada duarte um puso ce clock. Uma
Irstrao consiste em uma sequénca de mirocperagóes.
122. Qual é funcio geral de uma vnidado de controle do processador?
A uma unidade ce conte do prcessador executa cuss Andes
+ Faz com que o processador a execute moro<perardes na sequércia adecuada, dteminaca peo
poema.
+ Sera os nal de control que fazem com que casa microcperagáo sea executaca
124. Defina um processador om is paseos que leva caractorizacio da unidade de controlo.
«Deine cs elementos básicos co processador
2 Descie as meroeperybes que o pecessador execute
2 Delemina as" Ungdes que 8 undoce de contre dete executer e fazer com que as mie
peras sejam alzados
125. Quais arelas básicas uma unidado de controle eetua?
+ Sequonciamento: À unidado de conte az com que o processador paa percamer uma sie de
al
icrocperarges na secubre'a cometa, com base ro programa que ent seno execuado.
+ Execugño: A nidace de control az com que caña mcrooperagao a se cut
126. Fomoça uma lista típica de entradas saidas de uma unidado de controle
As entradas ño:
+ Reégo: Esto é a foma como a unidado de conto a unicace de control “mann 0 tempo
rovers uma mir. pere (u um cono de mieroeperagdee simulaness | para ser estrada
Para cada impulso de logo lato as zos 6 soon cono D pocassador o mio de ce 510
lego de ico de ego
+ Regsto Instuäc: O códgo de cperazdo da comete instugáo $ usada para deteminar qua micro
operas seo realizaces curate @ ice de exe,
+ ag: Estos mecdas sdo necessóras pela undade de conti pora deteminar o estado 60
processador eos resultados cas oprapbes anerares ca ULA.
+ Os snais de contol: À pate co barameno de centros proporciona snes pare unidade de
omelets como sas e lerupgdo e reccracimentos
An snidas so:
+ Os ini ce control dentro d precessador
Estes ado co Ins,
1 Aqueles que redurem cados para ser modos de um resto para cut;
Alanis cue lam fundos especicas da ULA.
+ Os ini de contre para contro baramento
Estes tartóm s20 de cos tipos
Sra de conti para a merce
À Sinai de controle paa os módulos de EIS
127. Relacione
tipos de sinais de controle
+ Aqueis que sam tings do ULA
2 Aqaeis que am um compo de cados
‘ques que 0 08 anal do baramento co sistema extemo cu outra nterce extern,
128. Explique resumidamente o que significa uma implementacño por hardware de uma unidade de
controle
En uma implementacdo por hardware, uritae de controle & esserclaimente uma combina o de
«retos, Sous ana ageos de enraca ado ranstomados er um Conjunto ce una OS de sach, C6
839 08 sai de conte
na unidae de conte implementada por harónare & um circuito combinó, no qual ce sins
de entrada lógicos transtymamse em um conuno de sais lgicos de sai que furcionam como à
e
a
Nama uriade de controle micreprogamaca, a lgica 6 especiicada por um mere. Um
micropgrama consiste em uma sequércia ce instujdes simples em um Inguagem de miersprogramesto.
132. Como 6 interpretada uma microinstrucáo horizontal?
Para execuar uma mironsturo,Iguetedas as Inhas de conte irácados par um 1 il, dixo de fora fos
as Intas de cone Irccado peo ot 0. Os Sinai de conti resulanles Io alor uma cu mais mir.
eperagees 2 serom alzados
Se a conto Inicasa pela conto 6 lisa execular próxima mierinstugäo em sequércia
+ Programado hardware 630 geraimerte Ios e compromete a memöra 6 e tur.
2 Progamanie sofware so mais mulies 6 20 sugestios de microsogmardo por usu,
139. Qual 6a dileronga entre codifeagio funcional de recursos?
Cadificagso funciona identifica Agóes denro da mácula e designa campos pr lipo de func
Por exemalo se dueras fortes podem ser ulzadas ¡ara vans dados para o acumulador, um campo
pode ser designado para essa alce, com cada ceago que especia uma fonte teen.
‘Codificagse de Recursos sé. à máquina como um eanbsidh de um Conjunto de recursos
indepancentes e dedica um campo para cada (per exemplo, ES, memoria, ULA)
aol
4310. Enumere algumas:
144. Relacione
lace
comuns de mistoprogramacto.
Cencepgño de compradores
Emule.
Sur so sistema operacional
Cencepedo de disposinos para Ans especias
Aseo Inguagem de ao nel
Merediagrasteos.
OPERACOES DA UNIDADE DE CONTROLE
“defina brovemento ès pos de organizagso de sistem:
computacionais?
ms intragto, dados indvidunie (SIS0} Um Único pecessador execua uma únco Nuxo de
Irate par oper nos sacos emazeracos em Uma Olea memoria,
Uma instrucho, virion dados (SIMD): Um único conte de sus de maquina, excuse
Smütnes de um húmero de elements de processomerto Shen Coda Cemeno de
Processamento de dados tem uma menofa associada, de moco que cada irstuzdo 6 executada
femumconjurto dlerrte ce dados elos teres processacores,
Instugao mültplo, dados múliplos (MIMO): Um conurto de processadores oxecuta
Simultáneamente Sequincias de Isiurdes dientes sche Gerrles conjuntos e datos
142 Qusie edo as prncipaiscoractoríicas de um SMP?
#0 algumas vantagens potencisis de um SMP comparado com um uniprocessador?
Desempenho: Se 9 trabalho a ser flo por um computador pose ser eranzads de modo que
agumas pones da instuedo pedem se aa em oso em seguda, un sisiena com múlipos.
Procesadores aro mal cesemperno de que um com um único precessador 0 mesmo Uso,
Dieponibiidade: Em um mulircceesador simático, todos ce pocessecors podem axecuar ss
meimas funges, a Aha de um Unico pocessados de ndo nrerompe a magia Em ver 4680, 0
siena pode contar 3 uncenar com desempeno feudo,
Crescimento incremental: Um uilzader pode melhor o desempeno de um sistema
delnando um processacor adicional
Escala: Os Somecedores podem ofrecer uma gama de preduos com dierentes características de
pro e desempeno com base ro número de pocescacres conkpurados no sistema.
144. Quais eso algumas das principals questóos a respeto de projeto de um sistema operacional
para um SMP?
+ Agondamento : Qualuerprocessado pede realzar o agerdamerto . para que os conitos sam
lados. O prgremador cew aru process prontos para processädres dispankeis
+ Sincronizacáo: Com sos precessos alhos ler acesso potencial 20s espajos de enderaros
compamibados ou recursos de EIS comuns, dem ser omasos cucasce para fomecer eicaz
Srcrnzagse.
+ Confisiidade e tolerincia a falhes : O sistema operacional deve ‘omecer métacos de
recomecimento de de fa no processacor 0 programador e curas pares do sistema cpertio
tem dereconhecer a pera de um processador e Labels de gerenciamento,
145. Qualé a iforonga onto esquemas de coeréncia de cache por software o hardware?
Esquemas de costrca de cache por Sofware tertam estar a nacessidade de adicional cute de
harduare 6 loge, Bateandose. no compischr e ester cperacional para Ida com > obama. Em
esquemas de Rare, lógica de core de cache € Implementado er hardware,
146 Quel 60 significado de e
um dos quatro estados do protcolo MESI?
Modificado: Ana no cache modicaca (rene de mar pp) está deporte! pars ste
Entre: A ita ro cache & 0 mesmo que na mec pci no e reset em nen one
Esmparinado: Ata mo cache & mesmo qu o da mania prc! pode eta ent em to
(nido: Alma no cache no com cos sos
147. Quai edo alguns dos pincipais beneficios de clusters?
+ Escalabllade incremental Ur cluster $ orfgurado de tal manera que 6 posse adicionar nos
Selamae co aomerado em pequenas Incrementos, Assim um ustano pode compar com um
‘tema modesto e expande de acordo com a ncese dades sem ter que pasear par ums grande
‘lusizacdo em que um exsertepequeno sistema e svosttudo com um sistema malo
+ Ata capenibidece: Porque coda ro da um cluster à um computador autéome, ala de um ro
no signi para ce seno
+ Praga Suparor/ desempatho: Usanco cos de constr de commoditles, 4 posehel montar um
luster com poder ce compulardo Igual cu supeñor uma Unca grande maquina @ um custo mul
148. Quai da iforonga onto fllovere fallback?
A tung de semuagke um aplcaios 6 cacos sobre cs recursos a parir de uma fan de sistema
para um sisiema alematio ro cluster 6 chamado de /alowr Uma ino rltada a restauacdo de
Apicales e recursos ce dacos para o sistema orginal, uma ez que eo enha So Prado, este à rl
emo. retono de ala,
149. Quai sto as dierencas entro UMA, NUMA o CCNUMA?
+ Acesso à meméra unfbme (UMA) Todos os processacores tém acesso a todas as pares da
memóña pincpl lande Cargas elos. O tempo de acesso à mama ce um processaer para
osas as regis de memoria 6 a mesma Os tempos de acesso por cferrls processaderes sin
+ Acesso ro untome a meméria (NUMA):Tedos os processacores lem acesso a todas as pares da
menée prncipal O tempo de acesso à memona 6 dfernte, depencende de qui 10980 ca
211
Mensa prreioa à acessata
+ CSCHONUMA coment (CCNUMA): Um sistema NUMA em que a coerbncia de cache 6 mando
nie 08 cache doe anos processades
COMPUTADORES MULTICORE
154. Rosuma a diferonga onto
mulüthreading simultäneo.
+ Pipeline: instuséee inchiusis 230 executados armas de um pipeire de estáis assim que
nur uma neurdo asa sendoexecctada em um eso Hpaine, ums outra nato asia
Sende execuiada em outro estágo co nln
+ Superscalar: Väres fipelres $30 constuldes por mei da repicayäo de recursos de execuo.
[sso pame execusdo rl de rs es em pipelines paris
+ Moltibvoading simoltinea (SMT): Bances de restos 580 teplcados sora que multi tesds
possam cempatihar uso dos recursos de pipelines
152. DS vrias 132008 para ascolha dosprojtitas para migrar para uma organizagdo multicore
‘om vez de aumentar o paralelismo dentro de um único processador
No caso do ppelne, simples peines de 3 estáis ram suis por peines com 5 estos
€. em sepuda mue mais estas, com algunas Implementacs com mai de um eiz.a dle. Ha un
mie pico para o quo longe esta tersánia poce ser tomada , poe com mas eságos ‚ha a
nacesscace de mais lógica. mas intorcoretes . o mais anal e cone
153. Por que há uma tondéncia para so aumentara fagio da área do chip para meméris cache
(Amembia cache usa menos energia do que a gia.
benefciam diretamente da habllidado de
“umentarrendimento com numero de núcleos.
+ Apicagóes rias multioaces : 20 caractoizado por ter um pequeno número de processes.
2 Apicaztes mul processo :apicazdes mul processo 630 araterzados pela presenga de Mu
processes sige vesced „aplcafde de banco de dados
+ Apicactes ia : aplcagtes ce máguras vrs
2 apicagtes ce vais instacias : Execugän de vis Instänis do apical em parao.
155 No nivel mai
Organizagso mulicore?
site, quais sto as principals vs
ióveis do projeto em uma
+ Omer ce processadores de nico no chi.
2 Onumero ce aves de meména cache
2 Aaaridacé de memara sache que à companihace
156. Relacine algumas vantagens de
com caches L2 enparadas dedicadas paras
2, compartihado ente núcleos comparada
+ Pee ui as taras eras e peta
3 08 dados comparinadoe sor iros núcleos ndo so esicados no nel de cache comparinado
221
+ Com adeguados agortmos de subettudo, 3 quantdade de cache comparihado alocado para
ada nici 6 dndice de modo que os segmentos que tm uma meno Toca dade poce amprgar
mai cache
+ Camuncagso Iterpecessador 6 ci de implementar, avavés ce meméra companihaca
2 O usa ce um cache L2 companitaco Ita o proiema ce comércia paa o nel de cache LI, 0
que pode poercicnar alguna santagem dial de desemperho
REFERENCIAS BIBLIOGRÁFICAS
SSTALUNGS, Villam. Arqutetua e organizado de computadores Sed. Sto Paul: Pearson Prentice Hal,
2002