Proyecto final curso – Electrónica Digital I

Proyecto final curso – Electrónica Digital I, Uniajc 2020

1. INSTITUCIÓN UNIVERSITARIA ANTONIO JOSE CAMACHO
INGIENERIA EN SISTEMAS







Proyecto final curso – Electrónica Digital I






Por
Daniel Alexander Lopez Ch.

2. 2

TABLA DE CONTENIDO

Resumen…………………………………………………………………………………………...3
Introducción……………………………………………………………………………………….. 5
Procedimiento………………………………………………………………………………… .....10
Resultados………………………………………………………………………………………...1 3
Montaje…………………………………………………………………………………………...3 6
Análisis…………………………………………………………………………………………... 40
Conclusiones……………………………………………………………………………………...4 3
Referencias……………………………………………………………………………………….4 4
Anexos……………………………………………………………………………………………4 5

3. 3

PROYECTO FINAL CURSO – ELECTRONICA DIGITAL I
Resumen.
El objetivo principal de este proyecto es exponer los conceptos básicos de los fundamentos de los
sistemas digitales, con el fin de asimilar las diferencias básicos entre un sistema digital y analógico,
familiarizándose con las señales digitales y niveles lógicos, para comprender conceptos de análisis,
diseño, estructura y comportamiento referente a los sistemas, realizando una clasificación de
sistemas digitales, a partir de la elaboración de un decodificador que permite visualizar en display
una palabra con mínimo de nueve letras.
Palabras claves: Sistemas, Digitales, Lógicos, Decodificador.

4. 4

INTRODUCCION
Un decodificador tiene como función detectar la presencia de una determinada combinación de bits
en sus entradas y señalar la presencia de este código mediante un cierto nivel de salida.
Además, también posee N líneas de entrada para gestionar N bits y en una de las 2N líneas de salida
indica la presencia de una o más combinaciones de n bits; siendo así que para cualquier código
dado en las entradas solo se activa una de las N posibles salidas.


Figura 1. Diagrama general de un decodificador. (Desconocido, s.f.)

Viéndolo desde este punto son circuitos combinacionales integrados que disponen de n entradas y
un número de salidas igual o menor a 2n, actúan de modo que según cual sea la combinación de
las variables de entrada se activa una única salida, permaneciendo el resto de ellas desactivada.

5. 5

Suelen disponer de una entrada adicional denominada de inhibición o strobe de modo que cuando
esta entrada se encuentra activada, pone todas las salidas a 0.
Por ejemplo, un decodificador de 2 entradas y 2
2
=4 salidas, tendría la siguiente tabla de verdad:

ENTRADAS SALIDAS
E1 E0 S3 S2 S1 S0
0 0 0 0 0 1
0 1 0 1 1 0
1 0 1 0 0 0
1 1 1 1 0 0
Tabla 1. Demostración tablas de verdad a partir de dos entradas.

Siendo sus expresiones lógicas:

??????
0=??????
1
−
.??????
0
−

??????
1=??????
1
−
.??????
0
??????
2=??????
1.??????
0
−

??????
3=??????
1.??????
0

Una expresión lógica puede definirse de forma explícita dando los valores que toma para cada
posible combinación de entradas, estás están compuestas por variables booleanas, por lo tanto una
expresión lógica contiene operaciones booleanas. Para unos valores dados de las variables
booleanas la expresión se puede evaluar obteniéndose el resultado.
Existen varios métodos para describir una función booleana (expresión lógica), uno de ellos es
mediante la tabla de verdad, que proporciona los valores de la salida para todas las combinaciones
de las entradas, alternativamente se puede expresar la expresión booleana usando el producto de
suma (POS) “Siendo esta igualada a 0” y/o suma de productos (SOP) “Siendo esta igualada a 1”,

6. 6

el objetivo de este método es jugar con las entradas hasta obtener la salida especulada para cada
expresión.


Figura 2. Diagrama descripción SOP y POS. (Hernandez, 2016)

A pesar de ser un método fácil de usar para la obtención de las expresiones lógicas del circuito, el
mismo no será usado para la realización de este proyecto, en su lugar utilizaremos el método de
simplificación por medio de “Mapas K” o “Mapa de Karnaugh”, con el objetivo de dejar lo más
simplificado posible las expresiones lógicas a implementar en nuestro decodificador.
El mapa de Karnaugh es un procedimiento gráfico utilizado en la simplificación de circuitos
lógicos. Se usa como extensión de una tabla de verdad para optimizar la relación de sus variables
n, sin alterar su salida (??????
??????). Podemos decir entonces, que es un recurso para la economía en la
elaboración de circuitos digitales. (Electrónica Unicrom, 2017)

7. 7


Figura 3. Mapas de Karnaugh vacío 4 variables.

El método de simplificación de Karnaugh es recomendable utilizarlo para sistemas con un número
de variables de entrada comprendidas entre 2 y 5 variables.
Para aplicar la simplificación de la función lógica por karnaugh primero es necesario realizar la
tabla de la verdad del problema o tener la función lógica del circuito a simplificar. Una vez tenemos
la tabla o función lógica es cuando aplicamos la simplificación por el método de karnaugh.

Figura 4. Proceso simplificación Mapas de karnaugh. (Espitia, 2018)

8. 8

Una condición don’t care es una combinación de entradas para las cuales la salida no importa si es
un 1 o un 0. Esto permite al diseñador del circuito simplificar su implementación ya que le permite
elegir el valor de salida más favorable para sus intereses.
Estas condiciones don’t care introduce una variación significativa a la hora de efectuar la
simplificación de los mapas de Karnaugh, a la hora de formar los grupos, se podrá elegir y asignar
a cada uno de los valores de “x” el valor 1 o 0 según le convenga.

Figura 5. Don´t care Mapas de karnaugh. (Rios, 2011)

El objetivo principal de este proyecto es diseñar e implementar un decodificador de 4 a 15 bits,
para poder decodificar todas las combinaciones de bits posibles para cualquier código dado en las

9. 9

entradas, solo se active una de las dieciséis salidas, siendo así que, si requerimos una salida a nivel
bajo, el decodificador se pueda implementar con compuertas And, Or e inversores, uno por uno en
cada salida.
Siendo así que diseñaremos un circuito combinacional que permita un código DCBA en sus
entradas y en sus salidas activa un display de 15 segmentos para indicar una letra del abecedario
con el fin de formar una palabra completa de nueve letras

10. 10

PROCEDIMIENTO

Para poder realizar la implementación de este circuito combinacional, nos basaremos en el
principio utilizado en la implementación del decodificador para el display 7 segmentos del taller
“DECODIFICADOR - PASO”, por lo que realizaremos la tabla de verdad con las funciones
necesarias para que el display de 15 segmentos el cual está configurado de la siguiente forma:



Figura 6. Display 15 segmentos.

Esta configuración nos ofrece las nociones necesarias para realizar la tabla de verdad para las
funciones que iluminaran nuestros segmentos, en nuestro caso en particular será la palabra
“IMPOSTURA”, la cual consta de nueve letras.

Figura 7. Palabra “IMPOSTURA” representada letra por letra en el display.

11. 11

En la elaboración de la tabla de verdad se muestran las 16 combinaciones posibles de código
DCBA, consideradas como las entradas.

Tabla 2. Tabla de verdad del circuito combinacional con 4 entradas.

Como se notó anteriormente se configuraron las salidas del display de 15 segmentos, esto quiere
decir que se obtuvieron 9 funciones diferentes por lo que cada una de las 10 primeras
combinaciones en código DCBA, por lo que mostrara cada letra de la palabra.
Esto quiere decir, que para las 7 combinaciones sobrantes la salida que proporcione el circuito es
indiferente y constituyen condiciones don’t care. La tabla de verdad que reflejaría este
funcionamiento es la siguiente:
DCBAabcdefg1g2hjklmndp
0000100100000100100 I
0001011011001010000M
0010110011110000000 P
0011111111000000000 O
0100101101110000000 S
0101100000000100100 T
0110011111000000000 U
0111110011110001000 R
1000111011110000000 A
1001
1010
1011
1100
1101
1110
1111
Entradas Salidas
LETRA

12. 12


Tabla 3. Tabla de verdad del circuito combinacional con 4 entradas, aplicando la condición “don’t care”.

En esta tabla se ha incluido como primera columna la combinación de bits DCBA al que
corresponde la combinación de 4 bits, E3,E2,E1,E0. A partir del valor 9 (combinación 10001) se
puede observar que se han marcado con “x” el resto de combinaciones binarias ya que no se
utilizan en DCBA.
La salida correspondiente a cada una de estas combinaciones binarias se marca también con “x. De
esta forma, se indica que esa combinación tiene la condición don’t care y que, por tanto, el valor
que aparezca en la salida no importa.

DCBAabcdefg1g2hjklmndp
0000100100000100100 I
0001011011001010000M
0010110011110000000 P
0011111111000000000 O
0100101101110000000 S
0101100000000100100 T
0110011111000000000 U
0111110011110001000 R
1000111011110000000 A
1001XXXXXXXXXXXXXXXX
1010XXXXXXXXXXXXXXXX
1011XXXXXXXXXXXXXXXX
1100XXXXXXXXXXXXXXXX
1101XXXXXXXXXXXXXXXX
1110XXXXXXXXXXXXXXXX
1111XXXXXXXXXXXXXXXX
Entradas Salidas
LETRA

13. 13

RESULTADOS

Mapas de Karnaugh por segmentos:

Segmento a Segmento b



Segmento c Segmento d




cd
ab00011110
0011X1
011XX0
111XX1
100XX1 cd
ab00011110
0001X0
011XX1
111XX1
101XX0 cd
ab00011110
0001X1
010XX1
111XX0
101XX0 cd
ab00011110
0010X1
010XX1
111XX0
100XX0

14. 14


Segmento e Segmento f




Segmento g1 Segmento g2









cd
ab00011110
0001X0
011XX1
111XX1
101XX0 cd
ab00011110
0001X1
011XX1
111XX1
101XX0 cd
ab00011110
0001X1
011XX0
110XX1
100XX0 cd
ab00011110
0001X1
011XX0
110XX1
100XX0

15. 15

Segmento h Segmento j






Segmento k Segmento l








cd
ab00011110
0000X0
010XX0
110XX0
101XX0 cd
ab00011110
0010X0
010XX0
110XX0
100XX1 cd
ab00011110
0000X0
010XX0
110XX0
101XX0 cd
ab00011110
0000X0
010XX0
110XX1
100XX0

16. 16

Segmento m Segmento n






Segmento dp


Expresiones booleanas:

• Segmento a:
cd
ab00011110
0010X0
010XX0
110XX0
100XX1 cd
ab00011110
0000X0
010XX0
110XX0
100XX0 cd
ab00011110
0000X0
010XX0
110XX0
100XX0

17. 17



SOP (Suma de productos)
.a= A’B’ + BC’ + AC
And: 3
Or: 2
Not: 3

POS (Productos de suma)
.a= (A+B’+C’)(A’+B+C)
And: 2
Or: 4
Not: 3

18. 18




• Segmento b:

19. 19

SOP (Suma de productos)
.b= D + B + AC’
And: 1
Or: 2
Not: 1

POS (Productos de suma)
.b= (A+B+D)(B+C’)
And: 1
Or: 3
Not: 1

20. 20

• Segmento c:


SOP (Suma de productos)
.c= D + A’C + AC’
And: 2
Or: 2
Not: 2

POS (Productos de suma)
.c= (A+C+D)(A’+C’)
And: 1
Or: 3
Not: 2

21. 21





• Segmento d:

22. 22


SOP (Suma de productos)
.d= A’B’D’ + A’C + ABC’
And: 5
Or: 2
Not: 5

POS (Productos de suma)
.d= (D’)(A+B’+C)(A’+C’)(A’+B)
And: 3
Or: 4
Not: 5

23. 23

• Segmento e:




SOP (Suma de productos)
.e= D + B + AC’
And: 1
Or: 2
Not: 1

POS (Productos de suma)
.e= (A+B+D)(B+C’)
And: 1
Or: 3
Not: 1

24. 24




• Segmento f:

25. 25

SOP (Suma de productos)
.f= B + D + C’A + CA’
And: 2
Or: 3
Not: 2

POS (Productos de suma)
.f= (C’ + B + A’)(A + B + C + D)
And: 1
Or: 5
Not: 2

26. 26

• Segmento G1 – G2:


SOP (Suma de productos)
.g1 – g2= D + C’B A’ + C B’ A’ + CBA
And: 6
Or: 3
Not: 4

POS (Productos de suma)
.g1 - g2= (C+A’)(B+A’)(D+C+B)(C’+B’+A)
And: 3
Or: 6
Not: 4

27. 27



• Segmento h:




SOP (Suma de productos)
.h= C’ B’ A
And: 2
Or: 0
Not: 2

28. 28

POS (Productos de suma)
.h = (A) (B’) (C’)
And: 2
Or: 0
Not: 2

29. 29

• Segmento j:


SOP (Suma de productos)
.j= C B’A + A’B’C’D’
And: 5
Or: 1
Not: 5

POS (Productos de suma)
.j= (B’)(D’)(C+A’)(C’+A)
And: 3
Or: 2
Not: 4

30. 30





• Segmento k:

31. 31

SOP (Suma de productos)
.k = C’ B’ A
And: 2
Or: 0
Not: 2

POS (Productos de suma)
.k = (A) (B’) (C’)
And: 2
Or: 0
Not: 2

32. 32

• Segmento l:



SOP (Suma de productos)
.l = CBA
And: 2
Or: 0
Not: 0

POS (Productos de suma)
.l = CBA
And: 2
Or: 0
Not: 0

33. 33




• Segmento m:

34. 34

SOP (Suma de productos)
.m= C B’A + A’B’C’D’
And: 5
Or: 1
Not: 5

POS (Productos de suma)
.m= (B’)(D’)(C+A’)(C’+A)
And: 3
Or: 2
Not: 4

35. 35

• Segmentos n y dp:



Las expresiones valen 0. Todas las celdas son adyacentes entre sí y se neutralizan.



.n = dp = 0

36. 36

MONTAJE

El montaje de este circuito combinacional se hizo mediamente la herramienta de simulación
Multisim NI, basándonos principal en el análisis del comportamiento del circuito, haciendo uso de
instrumentos simulados del laboratorio, permitiendo un amplio conocimiento del comportamiento
del circuito, lo cual refuerza la teoría vista en clase.

Implementación
Para la implementación del decodificador se pueden utilizar cualquier tipo de puertas. Sin embargo,
la tendencia más común es implementar un circuito empleando solamente un tipo de puertas. De
este modo se abaratan costes.
Con el fin de simplificar el montaje del circuito y reducir costo (dicho anteriormente), hemos
decido utilizar la siguiente lista de compuertas lógicas:
• 7404: Es un circuito integrado de la familia TTL de bajo consumo eléctrico y alta velocidad
de operación. Está compuesto por seis inversores lógicos (Compuertas not) y se presenta
comúnmente en encapsulado DIP 14 y tecnología de montaje superficial (SMT).
• 7408: Es una compuerta lógica AND basada en tecnología TTL, acrónimo Inglés de
Transistor-Transistor Logic o "Lógica Transistor a Transistor".
• 7432: Este circuito integrado consta de 4 puertas OR de dos entradas con salida. Su función
es realizar la suma lógica de las dos variables de entrada.
• 7411: Es un circuito integrado, que consta de 3 puertas AND de 3 entradas con salida. Su
función es realizar una multiplicación lógica de las tres variables de entrada.
• 4075: es un CMOS triple OR de 3 entradas que proporciona al sistema la implementación
directa de la función OR de lógica positiva y complementa la familia existente de puertas
CMOS.

37. 37

Como se dijo anteriormente cada segmento es un circuito diferente, por lo que podríamos decir que
cada salida es un segmento de entre muchos que funcionan en conjunto, pero se montan de tal
forma que permiten activar cada segmento de manera separada, consiguiendo formar cualquier
letra, siendo así que se ha optado trabajar con un display de 14 segmentos.
Pero poder controlar las letras que serán mostradas en el display, cada una de las variables del
circuito (ABCD), deberán ser controladas de manera análoga, esto lo haremos mediante de un Dip
Switch, en nuestro caso hablamos del Dip Switch 4, el cual se trata de un conjunto de micro-
interruptores eléctricos que se presenta en un formato encapsulado.
Pero siendo el cado dado entre la función del circuito y su configuración de servicio, con el fin de
proteger la funcionalidad de este se buscó la forma de hacer oposición al paso de la corriente
eléctrica, por lo cual se uso de una serie de resistencias de 330 ohms.



Diagrama circuito implementado

38. 38

39. 39

Figura 8. Diagrama montaje circuito.
Circuito implementado en el simulador (Multisim NI)

Figura 9. Montaje circuito en simulador.

40. 40

ANALISIS
En la tabla 2 podemos ver la especificación básica de una función de conmutación
(Expresión lógica – función boolean) es la tabla de verdad, que muestra la lista de todas las
combinaciones posibles de las variables y el valor que asumirá la o las salidas para todas estas
combinaciones, hasta ahora hemos supuesto que los valores de verdad se especifican estrictamente
para todas las combinaciones de entradas posibles, siendo n el numero de variables de entrada, sin
embargo, no siempre es así.
Existe la posibilidad que ciertas combinaciones de entrada, debido a restricciones externas,
no se produzcan nunca. Esto no quiere decir que, si estas entradas prohibidas se produjeran, el
circuito no responderá de alguna forma, de hecho, cualquier circuito de conmutación responderá
de alguna forma a cualquier entrada. Sin embargo, dado que la entrada no puede ocurrir nunca, no
importa si el circuito responderá a la salida con un cero o con un uno a esta combinación prohibida
Para representar cada una de las letras de las nueve que se encuentra en la palabra
(IMPOSTURA) necesitamos 4 bits, que en nuestro caso serán D, C, B, A siendo D el bit mas
significativo.
Como se dijo anteriormente cada segmento será una salida diferente, así que cuando
hacemos la tabla de verdad (tabla 2), colocamos un 1 en el conjunto de segmentos que serán
necesarios encender para formar la letra a visualizar, por ejemplo, para la letra “T” necesitaremos
encender los segmentos A, J y M, por lo cual en estos deberán mostrar en su salida individual por
combinación el numero 1, y en los segmentos que no sean necesarios encender su salida será un 0.

41. 41

Con 4 variables podemos tener 16 combinaciones, por lo que existen 7 combinaciones para las
cuales “no importa” (don’t care) la entrada nunca se va a dar, esto debido a que solo debemos
visualizar 9 letras (9 combinaciones) de 16 posibles.
En esas combinaciones colocamos una X en la tabla de verdad (Tabla 3).
De la tabla de verdad obtenemos el mapa de Karnaugh, colocando los unos y las X, ya que las
combinaciones indicadas con X no importan, porque nunca van a estar presentes, se toman como
1 o 0, si ayudan a obtener un menor número de términos o términos con menos literales.
Un decodificador convierte códigos binarios en información reconocible como lo son números,
letras o caracteres especiales, como se dijo anteriormente el objetivo de este proyecto era diseñar
un decodificador que permitiera visualizar una palabra completa en un display de 15 segmentos
Existen dos tipos de display de 15 segmentos, su principal diferencia es la conexión de los pines
que están asociados a los segmentos, estos dos tipos se conocen como Anodo común y Catodo
común.

Figura 10. Diagrama display anodos y catodos. (Bernal & Andres, 2015)

42. 42

En nuestro caso hemos decididos trabajar un display cátodo común, el cual tiene un pin
común conectado a los negativos de los LED’s (cátodo). Esto significa que este tipo de display se
“controla” con ‘1’ lógico o con voltaje positivo; por lo que su conexión del pin común va conectada
directamente al GND (GROUND - TIERRA) del circuito, y cada uno de los pines los segmentos
del display van conectados a las operaciones lógicas realizadas por el circuito.
Pero como alcanzamos a ver en el diagrama del circuito y su respectivo montaje, cada uno
de los switchs del dipSwirch 4, están conectados a una resistencia al GND, esto depende del tipo
de switch. Si estamos hablando de switches electrónicos (como transistores), la resistencia cuando
se operan como switch, es bastante baja (típicamente en el rango de milli-Ohms).
Un switch ideal no presenta ninguna caída de voltaje porque la resistencia es cero, pero en
práctica, la caída de voltaje es mayor que cero, y dependiendo de la corriente que pase por el switch,
también se debe preocuparte por la disipación de calor, pero en nuestro caso al ser un simulador
este no afecta al funcionamiento de este.

43. 43

CONCLUSIONES
Mediante el proceso utilizado logramos diseñar un circuito electrónico digital, que puede aplicarse
como un decodificador que convierte el código binario de entrada en formato DCBA a niveles
lógicos que permiten activar un display de 16 segmentos de cátodo común en donde la posición de
cada segmento forma una letra decodificada.
Por lo que logramos aplicar los conocimientos adquiridos en electrónica digital para el diseño de
este proyecto (Tablas de verdad, Mapas de Karnaugh, Condiciones don´t care “No importa”, entre
otros), se logró una mayor destreza de resolver problemas presentados al momento de llevar el
diseño del diseño teórico al diseño práctico, en este caso visualizar una palabra completa con 9
letras (“IMPOSTURA”).
Utilizando el software Mutisim NI para elaborar el proyecto, nos permitió de una forma muy
sencilla, verificar el diseño de este, lo que nos da la posibilidad de incorporar al circuito
instrumentación virtual, lo que hace que el proceso de medidas sea muy similar (en cuanto a
conexionado y técnicas) a la que podemos hacer en laboratorio, además de permitirnos hacer una
simulación escalada, con en el fin de que la simulación sea lo más real posible, aunque su área de
trabajo es algo limitada, se logro dominar el manejo del software Multisim NI para la elaboración
del diseño diagrama esquemático del mismo.
A pesar de los problemas que surgieron durante el curso y la elaboración del proyecto, debido a los
estragos causados por el Covid-19, ambos se lograron llevar a cabo con total normalida haciendo
uso de las herramientas y simuladores virtuales como lo son Zoom, Thinkercard, Proteus y
Multisim, siendo así que se pudieron cumplir con los objetivos planteados durante el curso y
proyecto.

44. 44

REFERENCIAS
Desconocido. (s.f.). DECODIFICADORES Y CODIFICADORES. Obtenido de
azul2.bnct.ipn.mx:
http://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/codificadores_decodifica
dores.htm
Hernandez, J. (7 de Marzo de 2016). Soluciones funciones SOP y POS. Obtenido de SCRIBD:
https://es.scribd.com/presentation/302743342/Soluciones-funciones-SOP-y-POS
Espitia, E. (25 de Enero de 2018). El Mapa de Karnaugh. Obtenido de Espacio Tecnológico:
https://espaciotecnologico.co/mapa-de-karnaugh/
Electrónica Unicrom. (11 de Julio de 2017). Mapas de Karnaugh – Simplificación de funciones
booleanas. Obtenido de Unicrom.com: https://unicrom.com/mapas-de-karnaugh-
simplificacion-de-funciones/
Rios, R. (14 de Jun de 2011). Sistemas digitales. Obtenido de SlideShared:
https://es.slideshare.net/rpaladin/sistemas-digitales-8306200
Bernal, J., & Andres, M. (7 de Octubre de 2015). Visualización dinámica de un código bcd y
Hexadecimal en displays 7 segmentos de ánodo y cátodo común. Obtenido de Electrónica
Digita: https://electronicadigital360742775.wordpress.com/2018/06/01/visualizacion-
dinamica-de-un-codigo-bcd-y-hexadecimal-en-displays-7-segmentos-de-anodo-y-catodo-
comun/

45. 45

ANEXOS
Propiedades expresiones booleanas: